【集邦科技／TrendForce】

　　隨著AI資料中心叢集規模持續擴大，資料搬運需求大增，已達到傳統銅線互連的物理極限。因此，CPO（共同封裝光學）被視為下一代 AI基礎設施的關鍵互連方案之一。台積電COUPE平台預計2026年進入量產，代表CPO正式從實驗室走向商業化。然而，關鍵的檢測環節仍缺乏統一標準，且測試過程仰賴人工操作，成為CPO晶片量產的一大瓶頸。

　　CPO將光學元件整合至光子積體電路（PIC），再與傳統積體電路（ EIC）共同封裝在同一顆晶片內，以光路取代電路，降低功耗與延遲。由PIC與EIC鍵合而成的元件則稱為光引擎（OE）。

　　有別於傳統EIC測試單純以電學為主，PIC包含光耦合器、調變器、光檢測器、光濾波器、光波導等大量光學元件。

　　OE更涵蓋電學、光學及光電交互影響的理論基礎，大幅提升測試複雜度。

　　台積電COUPE採用SoIC Face-to-Face（F2F） 堆疊技術，將EIC透過Hybrid Bonding技術直接鍵合至PIC上方，並整合淺介質通孔（TD V）、嵌入式微透鏡與金屬反射鏡。

　　PIC須檢測插入損耗、偏振依賴損耗、光響應度、波導傳播損耗、光路串擾等指標，但目前尚無統一的檢測標準。

　　另一項挑戰是光學探針的精準對位。光耦合技術將來自光纖的外部光線導入OE內的光波導。然而，單模光纖纖芯的截面積約78.5μm2，和光波導僅約0.099μm2截面積相比，兩者相差近800倍，若無法進行 nm級的精準對位，將產生龐大的耦合損耗。

　　因此，光學探針的光纖陣列需要與晶圓或晶片表面維持一定間距，並細緻調整相對於Coupler的角度，以最大化光功率傳輸，且須在不同波長區間逐一檢測。如此精細的操作，目前仍仰賴人工，成為CPO 晶片量產的關鍵瓶頸。

　　從CPO檢測設備供應鏈的角度來看，傳統EIC自動化測試設備市場由 Advantest與Teradyne壟斷。由於開發CPO測試設備同時需要EIC、PI C檢測技術，兩大廠商近年積極與PIC探針技術廠商合作。

　　Advantest 2024年與Jenoptik、Ayar Labs共同推出UFO Probe Ca rd，可一站式完成電、光訊號傳輸測試，更藉由光學對準容差補償技術，大幅縮短對位時間。

　　2025年，Advantest進一步與FormFactor合作開發V93000-Triton光子測試設備，採用9軸光子對準技術，搭配FormFactor OptoVue Pro 光學對準系統，以減少光纖對位時間。

　　Teradyne則於2025年收購Quantifi Photonics，並於同年攜手德國 ficonTEC（現為中國Robo Technik子公司），合作推出業界第一款針對矽光子測試的量產型300mm雙面晶圓探針測試系統。

　　隨著晶片設計愈趨複雜，SoC測試難度大幅提升，單一晶片的測試站點與檢測時間持續增加，推升測試設備在整體半導體生產設備資本支出的占比。預期在CPO晶片加入產品組合的情況下，半導體業對測試設備的資本支出將進一步提升。